電磁兼容測試中,抗干擾定制的基本任務(wù)是,系統(tǒng)或設(shè)備不會因外部干擾信號的影響而誤操作或失效,也不會向外界推送過多的噪聲干擾,以免造成其他軟件或設(shè)備的正常運行。因此,提高綜合抗干擾能力也是系統(tǒng)設(shè)計的關(guān)鍵一步。
總結(jié)電路抗干擾設(shè)計原理:
1.電源線設(shè)計
(1)選擇合適的電源;
(2)盡量擴大電源線;
(3)確保電源線.底線方向與數(shù)據(jù)傳輸方向一致;
(4)應(yīng)用抗干擾元件;
(5)電源通道加去耦電容(10)~100uf)。
2.地線設(shè)計
(1)盡量選擇單點接地;
(2)將敏感電路連接到穩(wěn)定的接地參考源;
(3)模擬與數(shù)字的分離;
(4)盡量擴大地線;
(5)對pcb板分區(qū)設(shè)計,將高帶寬噪聲電路與低頻電路分開;
(6)盡量避免接地環(huán)路(所有設(shè)備接地后回電源地形成的通道稱為接地環(huán)路(“地線環(huán)路”)的面積。
3.部件配置
(1)平行電源線不宜過長;
(2)確保pcb時鐘產(chǎn)生器.晶振和cpu時鐘鍵入端盡量靠近,避免其他低頻器件;
(3)部件應(yīng)圍繞關(guān)鍵部件配備,盡量避免導(dǎo)線長度;
(4)對pcb板進行分區(qū)布局;
(5)考慮pcb板在機箱內(nèi)的位置和方向;
(6)減少高頻元件之間的導(dǎo)線。
4.去耦電容的配置
(1)每10個集成電路應(yīng)增加一個充放電電容(10)uf);
(2)導(dǎo)線電容低頻,貼片電容高頻;
(3)每個集成芯片應(yīng)布置一個00.1uf陶瓷電容;
(4)抗噪聲能力弱,關(guān)閉時電源變化較大的器件應(yīng)增加高頻去耦電容;
(5)電容中間無需同用通孔;
(6)去耦電容導(dǎo)線不宜過長。
5.降低噪聲和干擾信號標準
(1)盡量選擇45°曲線而非90°曲線(盡量避免發(fā)送高頻信號與蓮藕);
(2)通過串聯(lián)電阻降低電路信號邊緣的跳變速度;
(3)石英晶振機殼應(yīng)接地;
(4)無需懸掛閑置門電路;
(5)時鐘垂直IO線時影響小;
(6)盡量使時鐘周圍的電動趨勢趨于零;
(7)IO推動電路盡量靠近pcb的邊沿;
(8)所有信號不必產(chǎn)生回路;
(9)對于高頻板,電容的遍布電感不容忽視,電感的分布電容也不容忽視;
(10)一般功率線.交流線盡量在不同于電源線的木板上。
6.其他設(shè)計原理
(1)CMOS未使用的管腳應(yīng)通過電阻接地或電源;
(2)用RC電路吸收電磁閥等原放電電流;
(3)總線增加10k上下上拉電阻有利于抗干擾;
(4)選擇全譯碼具有較好的抗干擾性;
(5)元器件不需要管腳按10k電阻接電源;
(6)總線盡量短,盡量保持相同的長度;
(7)雙層線盡量垂直;
(8)熱元件繞過敏感元件;
(9)正面水平布線,背面垂直布線,只要空間允許,走線越粗越好(僅限地線和電源線);
(10)要有較好的地層線,應(yīng)盡量從正面布線,背面作為地層線;
(11)保持良好的距離,如過濾器的輸出.光耦的輸出.交流電源線、弱電源線等;
(12)長線加低濾波器。盡量接線,必須走的長線應(yīng)插入合理位置C.RC.或LC低通濾波器;
(13)除地線外,可用細絲不能用粗線。
7.總寬度和電流
(1)一般總寬不低于00.2.mm(8mil);
(2)高密度、高精度pcb間隔和線距一般為0.3mm(12mil);
(3)當銅泊厚度為50um上下時,導(dǎo)線總寬1~1.5mm(60mil)=2A;
(4)公共場所一般800mil,更要注意微控制器的應(yīng)用。
8.電源線
電源線盡量短,走直線,最好走樹型,不要走環(huán)。
9.布局
首先,要了解PCB尺寸大小。PCB規(guī)格過大時,印刷線框長,阻抗提高,抗噪音能力降低,成本增加;如果太小,排熱不好,相鄰線框容易受到影響。
在確認PCB規(guī)格后.然后明確獨特部件的位置。最后,根據(jù)電路功能的模塊,對電路的所有部件進行布局。
在確認獨特部件時,應(yīng)遵循以下標準:
(1)盡量減少高頻元件之間的連接,并盡量減少它們的分布參數(shù)和相互干擾信號。容易受到影響的元件不應(yīng)太近,輸入和輸出元件應(yīng)盡量避免。
(2)部分部件或?qū)Ь€之間可能有很高的電位差,因此應(yīng)增加它們之間的距離,以防止放電引起的意外短路。高壓元件應(yīng)盡可能布置在調(diào)整時不易觸摸的區(qū)域。
(3)重量超過15g的元器件.應(yīng)用支架固定后焊接。這些又大又重又重。.熱值大的部件不宜安裝在印刷板上,而應(yīng)安裝在整機底部,并注意排熱問題。熱敏元件應(yīng)避免加熱元件。
(4)針對電阻器.可調(diào)電感線圈.可變電容器.微動開關(guān)等可調(diào)元件的布局應(yīng)注意整機的結(jié)構(gòu)規(guī)定。如果機身調(diào)整,應(yīng)放在印刷板上方便調(diào)整的區(qū)域;如果主機調(diào)整,其部分應(yīng)與調(diào)整旋鈕在底盤面板上的位置一致。
(5)印刷扳定位孔和支撐架占用的部位應(yīng)空出。
根據(jù)電路功能模塊布局電路各部件時,應(yīng)符合以下標準:
(1)根據(jù)電路流程分配各功能電路單元的部件,使布局便于信號流通,并盡可能保持信號方向一致。
(2)以各作用電路的關(guān)鍵部件為核心,圍繞其進行布局。組件應(yīng)對稱。.齊整.緊密排序PCB上.盡量避免和減少各部件之間的導(dǎo)線和連接。
(3)對于在高頻下工作的電路,需要了解元件之間的分布參數(shù)。一般電路應(yīng)盡可能平行排序。這樣,不僅美觀.而且容易裝焊.批量生產(chǎn)方便。
(4)位于電路板邊緣的部件,離電路板邊緣一般不少于2mm。電路板的最佳外觀是方形。長寬比為3:204:3。電路表面規(guī)格超過2000x150mm時.應(yīng)注意電路板的沖擊韌性。
10.走線
走線原則如下:
(1)輸出端使用的導(dǎo)線應(yīng)盡量避免相鄰平行。最好加線間地線,避免反饋藕合。
(2)印刷導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基材之間的粘附強度和通過其電流確定。當銅泊厚度為0時.05mm.總寬為1~15mm時.根據(jù)2A電流,溫度不高于3℃,因而.導(dǎo)線總寬為1.5mm可滿足要求。
對于集成電路,尤其是數(shù)據(jù)電路,一般選擇0.02~0.3mm導(dǎo)線總是寬的。自然,只要允許,或者盡量使用寬線.特別是電源線和地線。導(dǎo)線的最小間隔主要由最壞情況下的線間接地電阻和擊穿場強度決定。對于集成電路,特別是數(shù)據(jù)電路,只有工藝允許,間隔可以小到5~8mm。
(3)印刷電線的轉(zhuǎn)彎一般為弧形,高頻電路中的直角或交角會影響電氣性能。此外,盡量減少大規(guī)模銅泊的應(yīng)用,否則.長期熱時,銅泊容易膨脹脫落。必須使用大型銅泊時,最好使用格柵格狀.這有利于去除銅泊與基材之間粘合劑加熱產(chǎn)生的揮發(fā)性氣體。
11.焊層
焊接層的中心孔將略大于設(shè)備的導(dǎo)線孔。焊接層太大,容易產(chǎn)生空焊。焊接層的直徑D一般不小于D(d1.2)mm,D是導(dǎo)線直徑。對于高密度數(shù)字電路,焊層的最小孔徑可以使用(d1.0)mm。
12.PCB以及電路抗干擾對策
印刷電路板的抗干擾設(shè)計與實際電路密切相關(guān),這里只有一個PCB幾種常見的抗干擾定制對策作了一些說明。
13.電源線設(shè)計
根據(jù)印刷電路板的電流大小,盡量加粗電源線的總寬度,降低環(huán)路電阻。與此同時,.使電源線.地線的方向與數(shù)據(jù)傳輸?shù)姆较蛞恢?,有助于提高抗噪聲能力?/p>
14.地線設(shè)計
地線設(shè)計的原則是:
(1)數(shù)字和模擬分離。如果電路板上既有邏輯電路又有線性電路,則應(yīng)盡可能分開。低頻電路的地面應(yīng)盡可能選擇點射和接地。當具體接線困難時,可部分連接,然后連接地面。高頻電路應(yīng)采用多點串聯(lián)接地,接地線應(yīng)短而厚,高頻元件周圍應(yīng)盡可能采用網(wǎng)格大規(guī)模地箔。
(2)接地線應(yīng)盡可能加厚。如果接地線很薄,路線阻抗會發(fā)生很大的變化,當大電流通過時,接地電位會發(fā)生很大的變化,降低抗噪聲特性。因此,接地線應(yīng)先加厚,使其能通過印刷板中允許電流的三倍。如果可能,接地線應(yīng)為2~3mm以上。
(3)接地線形成閉環(huán)路。大多數(shù)只由數(shù)字電路組成的印刷板可以提高其接地電路的抗噪聲能力。
15.配備退藕電容
PCB設(shè)計的基本方法之一是在印刷板的各個關(guān)鍵部位配備適度的蓮藕電容。
一般配備退藕電容的原則是:
(1)電源鍵入端跨接100~100uf電解電容器。如有可能,連接100個。uF以上更強。
(2)原則上每個集成電路芯片都應(yīng)布局一個0.01pF瓷磚電容器。
(3)抗噪能力弱.電源變化較大的器件,如關(guān)閉時電源變化較大的器件,RAM.ROM存儲器件應(yīng)在芯片的電源線和地線之間立即連接退藕電容。
(4)電容導(dǎo)線不能太長,尤其是高頻旁通電容不能有導(dǎo)線。